-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathtop.v
120 lines (102 loc) · 3.72 KB
/
top.v
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
`include "param.v"
module top(
input wire clk,
`ifdef DEBUG
input wire rst_n,
output wire debug_wb_have_inst, // WB阶段是否有指令 (对单周期CPU，此flag恒为1)
output [31:0] wire debug_wb_pc, // WB阶段的PC (若wb_have_inst=0，此项可为任意值)
output wire debug_wb_ena, // WB阶段的寄存器写使能 (若wb_have_inst=0，此项可为任意值)
output [4:0] wire debug_wb_reg, // WB阶段写入的寄存器号 (若wb_ena或wb_have_inst=0，此项可为任意值)
output [31:0] wire debug_wb_value // WB阶段写入寄存器的值 (若wb_ena或wb_have_inst=0，此项可为任意值)
`else
input wire rst,
// 设备线====================================================
// 输入设备——拨码开关
input wire [`DEVICE_NUM_SWITCH - 1: 0] switch,
// 输出设备——LED灯
output wire [`DEVICE_NUM_LED - 1: 0] led,
// 输入设备——键盘
/*
input wire [`DEVICE_NUM_KB_COL - 1: 0] col_signal,
output wire [`DEVICE_NUM_KB_ROW - 1: 0] row_en,
*/
// 输出设备——LED数码管
output wire [`DEVICE_NUM_NUMLED_EN - 1: 0] led_en,
output wire led_ca,
output wire led_cb,
output wire led_cc,
output wire led_cd,
output wire led_ce,
output wire led_cf,
output wire led_cg,
output wire led_dp
`endif
);
/***************************************************************
时钟信号
****************************************************************/
wire clk_out;
cpuclk cpuClk (
.clk_in1(clk),
.clk_out1(clk_out)
);
/***************************************************************
复位信号
****************************************************************/
`ifndef DEBUG
wire rst_n = ~rst;
`endif
/***************************************************************
设备连接
****************************************************************/
wire [`IO_BUS_WIDTH_DATA - 1: 0] mem_wd;
wire [`IO_BUS_WIDTH_DATA - 1: 0] mem_rd;
wire [`IO_BUS_WIDTH_ADDR - 1: 0] mem_addr;
wire [`IO_BUS_WIDTH_CTRL - 1: 0] mem_ctrl;
wire mem_we;
wire [`IO_BUS_WIDTH_DATA - 1: 0] busData;
assign mem_rd = busData;
assign busData = (mem_we) ? mem_wd : 32'hzzzzzzzz; // 写入时才接入输入
mini_rv mini_rv_u (
.clk(clk_out),
.rst_n(rst_n),
`ifdef DEBUG
.wb_have_inst(debug_wb_have_inst),
.wb_pc(debug_wb_pc),
.wb_ena(debug_wb_ena),
.wb_reg(debug_wb_reg),
.wb_value(debug_wb_value),
`endif
.mem_addr(mem_addr),
.mem_ctrl(mem_ctrl),
.mem_wd(mem_wd),
.mem_rd(mem_rd),
.mem_we(mem_we)
);
BUS bus (
.clk(clk_out),
.rst_n(rst_n),
.BC(1'b1),
`ifndef DEBUG
// 设备线连接
.switch(switch),
.led(led),
/*
.col_signal(col_signal),
.row_en(row_en),
*/
.led_en(led_en),
.led_ca(led_ca),
.led_cb(led_cb),
.led_cc(led_cc),
.led_cd(led_cd),
.led_ce(led_ce),
.led_cf(led_cf),
.led_cg(led_cg),
.led_dp(led_dp),
`endif
.addr(mem_addr),
.ctrl(mem_ctrl),
.data(busData)
);
endmodule