forked from hzeller/beagleg
-
Notifications
You must be signed in to change notification settings - Fork 0
/
generic-gpio.c
212 lines (178 loc) · 6.78 KB
/
generic-gpio.c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
/* -*- mode: c; c-basic-offset: 2; indent-tabs-mode: nil; -*-
* (c) 2013, 2014 Henner Zeller <[email protected]>
*
* This file is part of BeagleG. http://github.com/hzeller/beagleg
*
* BeagleG is free software: you can redistribute it and/or modify
* it under the terms of the GNU General Public License as published by
* the Free Software Foundation, either version 3 of the License, or
* (at your option) any later version.
*
* BeagleG is distributed in the hope that it will be useful,
* but WITHOUT ANY WARRANTY; without even the implied warranty of
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
* GNU General Public License for more details.
*
* You should have received a copy of the GNU General Public License
* along with BeagleG. If not, see <http://www.gnu.org/licenses/>.
*/
#include <stdint.h>
#include <stdio.h>
#include <fcntl.h>
#include <sys/mman.h>
#include <unistd.h>
#include "motor-interface-constants.h"
#include "generic-gpio.h"
// Memory space mapped to the Clock Module registers
#define CM_BASE 0x44e00000
#define CM_SIZE 0x4000
// Clock Module Peripheral and Wakeup registers
#define CM_WKUP_GPIO0_CLKCTRL (0x400 + 0x008)
#define CM_PER_GPIO1_CLKCTRL (0x000 + 0x0ac)
#define CM_PER_GPIO2_CLKCTRL (0x000 + 0x0b0)
#define CM_PER_GPIO3_CLKCTRL (0x000 + 0x0b4)
#define IDLEST_MASK (0x03 << 16)
#define MODULEMODE_ENABLE (0x02 << 0)
#define GPIO_MMAP_SIZE 0x2000
// GPIO registers.
static volatile uint32_t *gpio_0 = NULL;
static volatile uint32_t *gpio_1 = NULL;
static volatile uint32_t *gpio_2 = NULL;
static volatile uint32_t *gpio_3 = NULL;
static volatile uint32_t *get_gpio_base(uint32_t gpio_def) {
switch (gpio_def & 0xfffff000) {
case GPIO_0_BASE: return gpio_0;
case GPIO_1_BASE: return gpio_1;
case GPIO_2_BASE: return gpio_2;
case GPIO_3_BASE: return gpio_3;
default: return NULL;
}
}
int get_gpio(uint32_t gpio_def) {
volatile uint32_t *gpio_port = get_gpio_base(gpio_def);
uint32_t bitmask = 1 << (gpio_def & 0x1f);
uint32_t status;
if (gpio_port) {
status = gpio_port[GPIO_DATAIN/4];
return (status & bitmask) ? 1 : 0;
}
return -1;
}
void set_gpio(uint32_t gpio_def) {
volatile uint32_t *gpio_port = get_gpio_base(gpio_def);
uint32_t bitmask = 1 << (gpio_def & 0x1f);
if (gpio_port)
gpio_port[GPIO_SETDATAOUT/4] = bitmask;
}
void clr_gpio(uint32_t gpio_def) {
volatile uint32_t *gpio_port = get_gpio_base(gpio_def);
uint32_t bitmask = 1 << (gpio_def & 0x1f);
if (gpio_port)
gpio_port[GPIO_CLEARDATAOUT/4] = bitmask;
}
static void set_gpio_output_mask(uint32_t *output_mask, uint32_t gpio_def) {
uint32_t bitmask = 1 << (gpio_def & 0x1f);
switch (gpio_def & 0xfffff000) {
case GPIO_0_BASE: output_mask[0] |= bitmask; break;
case GPIO_1_BASE: output_mask[1] |= bitmask; break;
case GPIO_2_BASE: output_mask[2] |= bitmask; break;
case GPIO_3_BASE: output_mask[3] |= bitmask; break;
}
}
static void cfg_gpio_outputs() {
uint32_t output_mask[4] = { 0, 0, 0, 0 };
// Motor Step signals
set_gpio_output_mask(output_mask, MOTOR_1_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_2_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_3_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_4_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_5_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_6_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_7_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_8_STEP_GPIO);
set_gpio_output_mask(output_mask, MOTOR_9_STEP_GPIO);
// Motor Direction signals
set_gpio_output_mask(output_mask, MOTOR_1_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_2_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_3_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_4_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_5_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_6_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_7_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_8_DIR_GPIO);
set_gpio_output_mask(output_mask, MOTOR_9_DIR_GPIO);
// Motor Enable signal and other outputs
set_gpio_output_mask(output_mask, MOTOR_ENABLE_GPIO);
set_gpio_output_mask(output_mask, MACHINE_PWR_GPIO);
set_gpio_output_mask(output_mask, ESTOP_SW_GPIO);
set_gpio_output_mask(output_mask, LED_GPIO);
// Aux and PWM signals
set_gpio_output_mask(output_mask, AUX_1_GPIO);
set_gpio_output_mask(output_mask, AUX_2_GPIO);
set_gpio_output_mask(output_mask, PWM_1_GPIO);
set_gpio_output_mask(output_mask, PWM_2_GPIO);
set_gpio_output_mask(output_mask, PWM_3_GPIO);
set_gpio_output_mask(output_mask, PWM_4_GPIO);
// Set the output enable register for each GPIO bank
gpio_0[GPIO_OE/4] = ~output_mask[0];
gpio_1[GPIO_OE/4] = ~output_mask[1];
gpio_2[GPIO_OE/4] = ~output_mask[2];
gpio_3[GPIO_OE/4] = ~output_mask[3];
}
static volatile uint32_t *map_port(int fd, size_t length, off_t offset) {
return mmap(0, length, PROT_READ | PROT_WRITE, MAP_SHARED, fd, offset);
}
static void ena_gpio_clk(volatile uint32_t *cm, uint32_t reg, int bank) {
uint32_t val;
val = cm[reg/4];
if (val & IDLEST_MASK) {
fprintf(stderr, "Enabling GPIO-%d clock", bank);
val |= MODULEMODE_ENABLE;
cm[reg/4] = val;
do {
fprintf(stderr, ".");
val = cm[reg/4];
} while (val & IDLEST_MASK);
fprintf(stderr, "\n");
}
}
static int enable_gpio_clocks(int fd) {
volatile uint32_t *cm;
cm = map_port(fd, CM_SIZE, CM_BASE);
if (cm == MAP_FAILED) { perror("mmap() CM"); return 0; }
ena_gpio_clk(cm, CM_WKUP_GPIO0_CLKCTRL, 0);
ena_gpio_clk(cm, CM_PER_GPIO1_CLKCTRL, 1);
ena_gpio_clk(cm, CM_PER_GPIO2_CLKCTRL, 2);
ena_gpio_clk(cm, CM_PER_GPIO3_CLKCTRL, 3);
munmap((void*)cm, CM_SIZE);
return 1;
}
int map_gpio() {
int ret = 0;
int fd;
fd = open("/dev/mem", O_RDWR);
if (fd == -1) { perror("open()"); return ret; }
if (!enable_gpio_clocks(fd)) goto exit;
gpio_0 = map_port(fd, GPIO_MMAP_SIZE, GPIO_0_BASE);
if (gpio_0 == MAP_FAILED) { perror("mmap() GPIO-0"); goto exit; }
gpio_1 = map_port(fd, GPIO_MMAP_SIZE, GPIO_1_BASE);
if (gpio_1 == MAP_FAILED) { perror("mmap() GPIO-1"); goto exit; }
gpio_2 = map_port(fd, GPIO_MMAP_SIZE, GPIO_2_BASE);
if (gpio_2 == MAP_FAILED) { perror("mmap() GPIO-2"); goto exit; }
gpio_3 = map_port(fd, GPIO_MMAP_SIZE, GPIO_3_BASE);
if (gpio_3 == MAP_FAILED) { perror("mmap() GPIO-3"); goto exit; }
// Prepare all the pins we need for output.
cfg_gpio_outputs();
ret = 1;
exit:
close(fd);
if (!ret)
unmap_gpio();
return ret;
}
void unmap_gpio() {
if (gpio_0) { munmap((void*)gpio_0, GPIO_MMAP_SIZE); gpio_0 = NULL; }
if (gpio_1) { munmap((void*)gpio_1, GPIO_MMAP_SIZE); gpio_1 = NULL; }
if (gpio_2) { munmap((void*)gpio_2, GPIO_MMAP_SIZE); gpio_2 = NULL; }
if (gpio_3) { munmap((void*)gpio_3, GPIO_MMAP_SIZE); gpio_3 = NULL; }
}